集成電路版圖設(shè)計(jì)就是指將電路設(shè)計(jì)電路圖或電路描述語言映射到物理描述層面，從而可以將設(shè)計(jì)好的電路映射到晶圓上生產(chǎn)。版圖是包含集成電路的器件類型，器件尺寸，器件之間的相對(duì)位置以及各個(gè)器件之間的連接關(guān)系等相關(guān)物理信息的圖形，這些圖形由位于不同繪圖層上的圖形構(gòu)成。集成電路設(shè)計(jì)方法涉及面廣，內(nèi)容復(fù)雜，其中版圖設(shè)計(jì)是集成電路物理實(shí)現(xiàn)的基礎(chǔ)技術(shù)。
根據(jù)使用的溫度范圍(軍用-55~125℃，民用-25~85℃)及其他可靠性要求，版圖設(shè)計(jì)需要考慮電性能和熱性能。由電參數(shù)要求及工藝水平來確定元件的結(jié)構(gòu)、尺寸，再考慮寄生效應(yīng)、散熱等問題，從而最后確定整個(gè)電路的布局和布線。下面提高集成電路版圖設(shè)計(jì)中的可靠性一般采取的措施。
_20210723170820_801.jpg)
1、關(guān)于金屬化層布線
大量的失效分析表明，因金屬化層(目前一般是Al層)通過針孔和襯底短路，且Al膜布線開路造成的失效不可忽視，所以必須在設(shè)計(jì)布線時(shí)采取預(yù)防措施。例如盡量減少Al條覆蓋面積，采用最短Al條，并盡量將Al條布在厚氧化層(厚氧化層寄生電容也小)上以減少針孔短路的可能。
防止Al條開路的主要方法是盡量少的通過氧化層臺(tái)階。如果必須跨過臺(tái)階，則采取減少臺(tái)階高度和坡度的辦法。
為防止Al條電流密度過大造成的電遷移失效，要求設(shè)計(jì)時(shí)通過Al條的電流密度J<2×10^5A/cm2，Al條要有一定的寬度和厚度。
對(duì)于多層金屬布線，版圖設(shè)計(jì)中布線層數(shù)及層與層之間通道應(yīng)盡可能少。
2、版圖設(shè)計(jì)中的熱分布問題
據(jù)推測，芯片溫度每提高25℃失效率約增加一倍，所以要盡量降低芯片溫度以降低失效率。為防止結(jié)溫過高，功率較大的管子面積要設(shè)計(jì)得足夠大，而發(fā)射區(qū)有效邊長仍由最大電流確定。在整個(gè)芯片上發(fā)熱元件的布局分布要均勻，不使熱量過分集中在一角。在元件的布局上，還應(yīng)將容易受溫度影響的元件遠(yuǎn)離發(fā)熱元件布置。在必須匹配的電路中，可把對(duì)應(yīng)的元件并排配置或軸對(duì)稱配置，以避免光刻錯(cuò)位和擴(kuò)散不勻。要注意電源線和地線的位置，這些布線不能太長。
3、其他措施
(1)元件尺寸的選擇要適當(dāng)。應(yīng)考慮功率密度、寄生效應(yīng)、制版光刻誤差、橫向擴(kuò)散及擴(kuò)散容差等因素，Al條應(yīng)覆蓋歐姆接觸孔并留一定余量。
(2)保證電路參數(shù)的要求：多發(fā)射極晶體管的長脖子區(qū)不宜太長，因?yàn)樘L會(huì)導(dǎo)致fT下降；避免在輸出線上做擴(kuò)散“地”道；外延層電阻島上接電源的歐姆接觸孔要擴(kuò)n+。
此外，對(duì)于CMOS集成電路，為提高其抗閂鎖能力可在版圖設(shè)計(jì)上采取以下措施：①合理布置電源接觸孔，減小橫向電流密度和橫向電阻；②采用接襯底的環(huán)形VDD電源線(p阱)，并盡可能將襯底背面接VDD；③增加電源VDD和VSS(GND)接觸孔，并加大接觸面積；④對(duì)每一個(gè)接VDD的孔都要在相鄰的阱中配以對(duì)應(yīng)的VSS(GND)接觸孔，以便增加并行的電流通路；⑤盡量使VDD和VSS的接觸孔的長邊相互平行；⑥接VDD的孔盡可能安排得離阱遠(yuǎn)一些；⑦接VSS的孔要盡可能安排在p阱的所有邊上。
集成電路版圖設(shè)計(jì)規(guī)則的作用是保證電路性能，易于在工藝中實(shí)現(xiàn)，并能取得較高的成品率。版圖設(shè)計(jì)的質(zhì)量好壞直接會(huì)影響到集成電路的功耗、性能和面積。在系統(tǒng)芯片（system-on-chip, SoC）設(shè)計(jì)中，集成了接口單元(input/output,I/O),標(biāo)準(zhǔn)邏輯單元(standard cell)，模擬與混合信號(hào)(analog mixed-signal, AMS)模塊，存儲(chǔ)器(memory,例如ROM,RAM)和多種IP模塊。所有這些模塊的物理實(shí)現(xiàn),全都離不開基本的版圖設(shè)計(jì)。工程實(shí)踐中，從定義系統(tǒng)芯片參數(shù)（specifications）完成后，人們常常將最常見的數(shù)字集成電路中標(biāo)準(zhǔn)邏輯單元的版圖設(shè)計(jì)過程簡化為電路設(shè)計(jì)（circuit design）、版圖設(shè)計(jì)（layout design）和特征化（characterization）等三個(gè)步驟，見圖1簡化的版圖設(shè)計(jì)流程圖。在實(shí)踐中，版圖設(shè)計(jì)類型又分為: 1)標(biāo)準(zhǔn)版圖設(shè)計(jì)，2)半定制版圖設(shè)計(jì)，和3)全定制版圖設(shè)計(jì)。
總結(jié):無論是標(biāo)準(zhǔn)單元版圖設(shè)計(jì),半定制版圖設(shè)計(jì)和全定制版圖設(shè)計(jì),基本的設(shè)計(jì)方法得到發(fā)揚(yáng)傳承,高性能、低功耗、低成本的要求提得更高,對(duì)未來高質(zhì)量高可靠性版圖設(shè)計(jì)設(shè)立了新的規(guī)范和起點(diǎn)。
